


Michael Bosch
Michael.Bosch@ilh.uni-stuttgart.de
+49 711 68560833
Raum 1.175
29.07.2024

Bei einem T-Type-Inverter handelt es sich um eine sogenannte einen 3-Level-Topologie. Im Vergleich zu einer klassischen Halbbrücke können drei diskrete Potentiale am Schaltknoten eingestellt werden. Dies hat die Vorteil einer deutlich reduzierten THD des Ausgangsstroms bei einer gleichzeitig höheren Effizienz. Durch die Verwendung von GaN HEMTs kann diese Topologie in der Theorie bei vergleichsweise hohen Schaltfrequenzen betrieben werden. Um ein sauberes Schaltverhalten zu erhalten ist jedoch ein PCB-Design nötig, welches die parasitären Elemente wie die Leitungsinduktivität und die Schaltknotenkapazität gering hält. So soll gewährleistet werden, dass das volle Potential von GaN HEMTs ausgeschöpft wird.

Ziel dieser Arbeit ist es mithilfe einer FEM-Simulation verschiedene PCB-Konzepte simulativ miteinander zu vergleichen und diese dann zu optimieren.



Prinzip der „Field Cancellation“-Methode zu Reduktion der parasitären Induktivität in einer Halbbrücken Konfiguration [1]

Bachelorarbeit

zu vergeben

LE


Simulativer Vergleich und Optimierung des PCB Designs eines GaN T-Type-Inverters

Ablauf:

- Literaturrecherche
- Erstellung der verschiedenen PCB-Designs
- Simulation und Optimierung
- Analyse und Ausarbeitung

Vorkenntnisse:

- Leistungselektronik 1
- Idealerweise KiCAD und/oder Altium
- Grundverständnis von FEM-Simulationen



T-Type-Topologie mit IGBTs als Schalter [2]

[1] <https://eepower.com/technical-articles/layout-considerations-for-gan-transistor-circuits/>
[2] Mario Schweizer, J.W. Kolar Design and Implementation of a Highly Efficient Three-Level T-Type Converter for Low-Voltage Applications